给出了编码二相调制准连续波雷达信号处理机的硬件设计框图,并对A/D转换模块、FPGA模块、双口RAM模块及电源和时钟模块进行了电路设计。
互联网摘选
旨在通过FPGA的快速、灵活、容易修改的特点,设计并实现在高速数据通信系统中,QDR静态存储器用于处理器和接口连接的外设之间的数据交换。
互联网摘选
本文在FPGA信号处理平台上,用QDR SRAM作为雷达多周期数据存储器件,实现了动目标处理功能。
互联网摘选
With the internal architecture of a QDR and FPGA, the design of QDR controller is achieved.
参考实际QDR存储器内部组成,利用FPGA实现存储器控制器的设计实现。
互联网摘选
In the end the design and realization of ACPR evalution module in FPGA has been researched.
并且在FPGA上实现了ACPR估算模块的硬件设计方案。
互联网摘选
Implementation of Channel Estimation and Demultiplexer with FPGA in DRM
基于FPGA的DRM接收机信道估计与解复用实现
互联网摘选
Design of multi-channel digital signal multiplexer/ demultiplexer based on FPGA
基于FPGA的多路数字信号复分接器的设计
互联网摘选
特别是高速多位(100MHz,12bit以上)A/D转换器和DDS技术的发展以及高速数字信号处理芯片(DSP)和FPGA的普遍使用,为雷达接收机提供了良好的硬件基础。
互联网摘选
文中分析了机群系统中高速通信网卡对PCI接口的要求,采用紧凑设计思想,将网卡的功能逻辑与PCI接口实现在一个FPGA芯片中。
互联网摘选
Design and Implementation of Ten ports giga Ethernet interface Based FPGA
基于fpga的十端口千兆以太网接口的设计与实现
互联网摘选
详细介绍了采用FPGA实现分块自适应量化(BAQ)算法的设计方法。
互联网摘选
This paper presents a design for bit error ratio tester of DVD mother disc using FPGA.
本文提出了一种利用FPGA来 实现DVD光盘母盘误码率检测的仪器设计.
互联网摘选
Implementation of Protocol Conversion Between Ethernet and E1 Based on FPGA
基于FPGA的以太网与E1协议转换器的实现
互联网摘选
然后用FPGA实现了DHTR系统发射端和接收端的基带数字信号处理部分;
互联网摘选
